Bericht von der Gründungsveranstaltung des AK„Bleifreie Verbindungstechnik“ am 19. Januar 2000 in Berlin
Am 19. Januar dieses Jahres trafen sich fast siebzig Teilnehmer im Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration (IZM) zur Gründung eines deutschlandweiten Arbeitskreises, ,Bleifreie Verbindungstechnik in der Elektronik“. Sie folgten einer gemeinschaftlichen Einladung des IZM und des Fachverbandes Elektronik-Design. Ziel der Veranstaltung ist es, ein übergreifendes Gremium von Forschungseinrichtungen, Unternehmen und Fachverbänden zu schaffen, das in der Lage ist, schnell und effizient den internationalen Trend zu bleifreier Elektronik fortlaufend unparteiisch zu analysieren und nach nutzbare Lösungen für bleifreie Verbindungstechnik zugänglich zu machen.

ZVEI-„Task Force Bleisubstitution“
Umweltbeeinflussender
Verfahrens- und Technologievergleich
Schwerpunkte der
politischen Arbeit im ZVEI 1999
Financial Engineering
8. aktualisierte Auflage der Länderinfos des ZVEI
Ratgeber für Beteiligungen an Auslandsmessen
Bayerisches Messebeteiligungsprogramm 2000
Steckverbinder in Deutschland: Optimismus zum Jahreswechsel
Halbleitermarkt in Deutschland - Januar 2000
Hände gehören ans Steuer

Die Prozessierung dünner Innenlagen mit Feinstleiterstrukturen erfordert anlagentechnisch Vorkehrungen, die über den Standard hinausgehen. Es werden Lösungen für kritische Prozessschritte beschrieben, insbesondere für die Erzeugung eines gleichmäßigen Ätzbildes. Durch die Entwicklung eines sog. Plattendüsenstocks und intermittierendes Ätzen konnten Leiterbahnen von 50 /um in geringen Abweichungen geätzt werden. Kleinere Strukturen stellen Anforderungen, die sich den Reinraumbedingungen der Halbleitertechnik nähern. //
In order to fabricate thin innerlayers to the highest resolution, plant is required with a performance considerably in excess of normal requirements. The solutions to various critical process steps are described, inparticular the forming of a uniform etch resist pattern. Thanks to the development of the so- called plate-jet system and the use of intermittent etching, track widths of 50pm with close spacing, can be etched. To fabricate even smaller features, conditions are required which come close to clean-room operation as used in semiconductor manufacture

Bericht vom gleichnamigen internationalen Fachkongress mit Fachausstellung
Die Electronic Forum GmbH, Backnang, veranstaltete am 02./03. Dezember 1999 in Waiblingen einen internationalen Fachkongress mit einer kleinen Fachausstellung zum Thema Leiterplatten für Mobilelektronik, Medizin- und KFZ-Anwendungen. Die Resonanz war trotz des eng gefassten Themas überraschend groß. Der Welfensaal im Bürgerzentrum Waiblingen war voll besetzt.

Um die Anschlüsse der sogenannten Advanced Packages mit dem Leiterbild zu verbinden, sind Fein- und Feinstleiter zwingend notwendig. Für deren Realisierung sind bei den Leiterplattenherstellern hohe Investitionen in Prozesse und Equipment nötig. Die Ausbeute der bekannten Fotodruckprozesse lässt hei diesen feinen Strukturen zudem zu wünschen übrig. Technische und wirtschaftliche Vorteile verspricht hier ein neues Verfahren, das direkte Laserstrukturieren. //
In order to provide the interconnections for the so- called Advanced Packages with the circuit layout on the pcb, fine or very fine track widths are mandatory.
To create such fine widths, pcb manufacturers are required to make major investments in plant and processes. Using the conventional photo-printprocess sequence, yields for such fine-gauge track- widthsfall short of what is desirable. Both from a technical and an economic point of view, the need P for a better approach is clear, and direct laser pat- terningprovides this.

INBOARD setzt auf direkte Laserstrukturierung
Mitte der 90er Jahre hat das Konzept der Siemens Mehrschicht-Oberflächenverdrahtung SIMOV^ in der Leiterplattenwelt Furore gemacht. Es wurde aufgrund der steigenden Anforderungen der SIMATIC- Steuerungen an die Verdrahtungsdichte der Boards entwickelt und beinhaltete einen Multilayerkern mit Kondensatorlagen und gedruckten Widerständen, auf dem beidseitig mehrere SBU-Lagen aufgebracht sind, die untereinander und mit dem Multilayerkern durch Mikrovias verbunden sind. Möglichst viele Bauelemente werden in das Innere des Boards verlagert und dadurch steht mehr Fläche für die Verdrahtung hochpoliger ICs auf der Oberfläche zur Verfügung. Zur Herstellung der Mikrovias in den SBU- Lagen setzte Siemens von Anfang an konsequent auf den Laser. Zu einer Zeit, in der noch heiß um das optimale Verfahren gestritten und die japanische Vorgabe noch nicht so offenkundig war hatte man auf das richtige Pferd gesetzt.

Konzept und Entwicklung von neuartigen dotierten Kunststoffen und Lacken, die sich mittels selektiv aufgebrachter UV-Strahlung in einem Arbeitsgang bekeimen und gleichzeitig oberflächlich aufrauen lassen, werden dargestellt. Für die Realisierung der MID-Technik, aber auch für vielfältige andere Anwendungen - z.B. Feinstleiter-Entflechtungsschaltungen auf Wafern – tun sich neue Weg auf. //
Concept and development of new type offilled plastics and coatings, which can be activated by selective UV-radiation producing metal seeds and surface roughness in one step, is described. Realisa- tion of the MlD-technology, but also many other different applications - for instance ultrafine line circuits on wafers - arepossible.

Die Beta Layout GmbH mit Sitz in Aarbergen im Taunus hat sich vor allem im Kreise der Leiterplatten- Designer einen Namen gemacht. Seit mehr als 10 Jahren bietet das Unternehmen mit seiner Dienstleistung „PCB-Pool" Leiterplatten-Prototypen zu günstigsten Konditionen. Mehrmals von Wettbewerbern kopiert, doch niemals erreicht, ist die Auftragsabwicklung und der Service heim „ Original" auf den Kundenbedarf hin optimiert. Eine Online-Kalkulation und -Bestellung über das Internet bieten Preistransparenz und schnellen Einkauf. Brandneu ist das Angebot lasergeschnittener Lotpastenschablonen im „Laser-StenciT'-Service, ebenfalls zu markt- bewegenden Preisen. //
Messrs Beta Layout GmbHare located at Aarbergen,
in the Taunus region of Germany from where they have established a reputation as pcb designers. For over 10 years, the company has offered a service known as „PCB-Pool“ for hoard prototyping under optimum conditions. Often emulated by competitors,
but never successfully so, the service includes the refinement of the original requirement set by the customer and its optimisation. An online calculation and ordering system using the Internet offers complete price transparency and rapid turnaround. A brand-new feature is the service to supply laser cut solder paste stencils (the„Laser Stencil"Service) at highly competitive prices.

Die Beta Layout GmbH mit Sitz in Aarbergen im Taunus hat sich vor allem im Kreise der Leiterplatten- Designer einen Namen gemacht. Seit mehr als 10 Jahren bietet das Unternehmen mit seiner Dienstleistung „PCB-Pool" Leiterplatten-Prototypen zu günstigsten Konditionen. Mehrmals von Wettbewer- bern kopiert, doch niemals erreicht, ist die Auftragsabwicklung und der Service heim „ Original" auf den Kundenbedarf hin optimiert. Eine Online-Kalkulation und -Bestellung über das Internet bieten Preistransparenz und schnellen Einkauf. Brandneu ist das Angebot lasergeschnittener Lotpastenschablonen im „Laser-StenciT'-Service, ebenfalls zu marktbewegenden Preisen.

VdL-Datenbank
Book-to-Bill
Konjunkturbarometer der Leiterplattenhersteller

Viele Standardprodukte benötigen heute aufgrund der Bauteil- und Packungsdichte oder aus Gründen der EMV bereits mehr als 6- oder 8-Lagen-Multilayer. Neue Leiterplatten- und Verbindungstechnologien wie die Microvia-Technologie bieten jetzt die Möglichkeit, den Anforderungen moderner kompakter Produkte nachzukommen, auch unter den Aspekten der ständig wachsenden Forderung nach Leistungssteigerung und kostenoptimierten Elektronikprodukten. Doch wie erwirbt man das notwendige komplexe Wissen für diese neuen Technologien? GED hat für den FED ein praxisgerechtes Seminarkonzept entwickelt, das nachfolgend vorgestellt wird.

Fachforum Innovatives Leiterplattendesign
Dieses Fachforum im OTTI Technik Kolleg Regensburgf and am 1. und 2. Februar 2000 bereits in dritter Folge statt. Natürlich aktualisiert, mit wechselnden Themen und Referenten.
Der Teilnehmerkreis des auch diesmal gut besuchten und interessanten Forums rekrutierte sich aus Fach- und Führungskräften der Bereiche Entwicklung, Konstruktion, Fertigung und Prüffeld elektronischer Flachbaugruppen und Module.
Die behandelten Themen hatten die Schwerpunkte Schaltungsträger (Leiterplatte, Keramiksubstrat) bis zu kompletten elektronischen Flachbaugruppen bzw. Modulen nach neuesten Erkenntnissen wirtschaftlicher und technischer Art.

Die Produktzyklen werden immer kürzer, die Termine für Design- und Fertigungsaufträge schrumpfen, der Dienstleister sitzt mitten zwischen den „Fronten “ und muss mit allem möglichst termingemäß und erfolgreich fertig werden. Ein zunehmend hartes Brot, besonders wenn die EDA-Software-Anbieter nicht so wie erforderlich mitziehen. Nachfolgend werden Gedanken unterbreitet, wie hier rationalisiert werden sollte und könnte. Der Autor würde gern die Meinungen anderer Dienstleister und der EDA-Industrie dazu hören.

Unter dem Namen EKSeries – Electrical & Electronic Engineeringf or Professionals - stellte CIM- Team auf der CeBIT 2000 in Hannover eine neue E-CAD-Produktfamilie vor. Diese neue Serie aus modernen CAD-Werkzeugen unterstützt abteilungsübergreifend die Elektrokonstruktion und Elektronikentwicklung von Maschinen, Anlagen und Fahr- zeugen. Nachfolgend wird das neue Produkt kurz vorgestellt.//
Under the designation E3.Series - Electrical & Electronic Engineering for Professionals - the CIM Team are exhibiting a new family of E-CAD products at the CeBIT 2000 Show in Hannover. This new range of modern CAD tools is designed to underpin electrical construction and electronic development ofmachines, plants and vehicles in a manner that bridges conventional design interfaces. The newproduct range is then described.

Beachtlichen Erfolg konnte der Fachverband Elektronik-Design e. V. mit seinem 1999 eingeführten Grundkurs für Leiterplattendesigner in der Fachwelt verbuchen. Dieses Jahr wird das Weiterbildungsangebot des FED systematisch weiter ausgebaut. Im April startet Aufbaukurs I, im zweiten Halbjahr Aufbaukurs II. Alle Kurse stellen Neuland in Deutschland dar. In diesem Beitrag wird Kurs I inhaltlich vorgestellt.

Bereits während der Designphase ist es möglich, viele Probleme der elektromagnetischen Verträglichkeit (EMV) durch Überprüfung und Einhaltung einfacher Basisregeln zu umgehen. Ziel dieses zweiteiligen Beitrages soll es sein, nicht nur eine Vielzahl von EMV-Basisregeln zusammenzutragen, sondern diese auch zu klassifizieren und in verständlicher Form aufzubereiten. Dabei kann das vorliegende Papier lediglich ein Anstoß zu einer vollständigen EMV-Checkliste sein, die dem Elektronik-Designer echte Hilfe in der täglichen Arbeit geben kann. Es wird angestrebt, im Rahmen weiterer Aktivitäten auch innerhalb des FED die vor- liegende Checkliste schrittweise zu vervollständigen und in das EMV-Kochbuch des FED aufzunehmen. //
It is possible, that many of the problems relating to Electromagnetic Compliance should be addressed in the design phase of pcbn production. By carrying out various checks and adhering to some simple design precepts, many subsequent problems can be eliminated. The aim of this two-part article is not just to set out a long listing of EMC basic design rules, but also to group these and present them in a form that is easier to understand. However this article ncan only go part of the way to providing an exhaustive checklist on which the electronics designer can call in the course of their daily tasks. The intention is that, within the framework of further activities within the German FED, the present checklist will be progressively expanded to the point where it can be absorbed within the FED EMC „Cook-book“.

FED-Veranstaltungskalender
Aus dem Verbandsleben
Die Geschäftsstelle teilt mit...
Kurz informiert...
Normen- und Literaturinformationen

Nachrichten//Verschiedenes
NPCE und Ramaer bündeln ihre Kräfte
Neue umweltfreundliche Basismaterialien von Neico
BMBF Forschungs-Verbundprojekt
optische Datenübertragung auf Leiterplatten
Einkaufskooperation für Auftragsfertiger
Chemitalic A/S erweitert sein Barco ETS-System
ESEC bringt neue Die und Wire Bonder auf den Markt
Bleifreie Lotpaste
für Einsatztemperaturen bis zu 150 °C

Elektrolyte zur
Abscheidung bleifreier Überzüge
Marktanalyse
Drahtlose Kommunikation mit glänzender Zukunft
CS2 ernennt Alain Solomon
zum Direktor für Verkauf und Marketing
Exemplar Logic
startet als Nr.1 ins neue Jahrtausend
Model Technology baut Marktführerschaft in der VHDL-Simulation weiter aus
OMRON startet mit neuem Gebäude und neuen Produkten ins Jahr 2000
SPOERLE ELECTRONIC ist nun auch Distributor für CRYDOM und TYCO Electronics
Amkor stellt neue IC-Packaging-Technologien vor
Eine HEYRFA-Neugründung zielt auf Innovationen - die HEYRFA Engineering GmbH
GT-Technologie von Hoffmann + Krippner kommt gut an
INCASES mit
neuer Geschäftsführung und Organisation
Europäische Konferenz
über optische Kommunikation ECOC 2000

ln der Hierarchie der Elektronik war es von jeher USUS, daß sich die Leiterplatte als nachgeordnete Verbindungsebene an den Vorgaben der Halbleiterbauelemente auszurichten hatte. Ja wäre sie als Verbindungsträger nicht schon vorher vorhanden gewesen, dann hätte spätestens die Einführung der Transistortechnik ihre Erfindung zwingend not- wendig gemacht, ln der Folgezeit entwickelte sich jedoch die Halbleiter- und die Verpackungs-/Leiterplattentechnik mit unterschiedlicher Geschwindigkeit. Es kam zu der bekannten Scherenfunktion, die Entwicklung der Leiterplatte konnte nicht mit den Vorgaben der Bauelemente mithalten.

Selten haben die Entwürfe von Normenausschüssen soviel Interesse ausgelöst wie die bisher erschienenen Entwürfe der Überarbeitung „2000” der Normenfamilie DIN EN ISO 9000. Was bringen die überarbeiteten Normen Neues?