Der Fachverband für Design, Leiterplatten- und Elektronikfertigung führt regelmäßig Schulungen mit Abschlussprüfung zum zertifizierten IPC-Specialist (CIS) und IPC-Trainer (CIT) nach IPC-A-610D durch und verfügt über eine entsprechende Zertifizierungslizenz des IPC. Zur Vervollständigung des Angebots kommen jetzt IPC-Specialist (CIS)-Schulungen nach IPC-A-600G und IPC/WHMA-A-620A hinzu. Im Teil 1 werden die Grundsätze und Verfahren beschrieben und Einzelheiten der IPC-A-600G-CIS-Schulung für die Abnahmekriterien von Leiterplatten erläutert. In der nächsten Ausgabe der PLUS wird im Teil 2 die IPC/WHMA-A-620-CIS-Schulung für die Abnahmekriterien von Kabel- und Kabelbaum-Baugruppen behandelt. Dieser wird im Bereich Baugruppentechnik erscheinen.

Neue Verbandsmitglieder

FED-Veranstaltungskalender

Sony Ericsson Xperia X1 – Handy mit neuem Funktionsrekord

Toshiba entwickelt leistungsstarke Batterien für Notebooks und Autos

EDA-Softwareanbieter Zuken arbeitet nach eigenen Angaben an der Entwicklung einer neuen und einheitlichen Kommunikationsschnittstelle zwischen seiner Premium-Lösung CR-5000 für PCB-Design und PDM-Systemen von Drittanbietern. Das neue Produkt soll unter dem Namen Zuken PDM Adapter auf den Markt kommen. Die neue Integrationsschnittstelle zwischen CR-5000 und den Enterprise-PDM-Systemen anderer Hersteller soll die Verwaltung elektrotechnischer und struktureller Designdaten in bestehenden PDM-Systemen kontrolliert ermöglichen. Das neue Produkt ist Teil der neuen Strategie von Zuken, mit der das Unternehmen sein Produktportfolio auf den gesamten Bereich Produktdatenmanagement vergrößern und so die Bandbreite an PLM-fähigen Lösungen erweitern möchte. Hierzu zählt auch das bewährte DS2-Entwicklungsdaten-Management-System, eine High-End-Lösung zur integrierten Verwaltung von work in progress (WIP)-Elektronik- und Elektrotechnikentwicklungsdaten. Die Schnittstellen der Datenmanagementlösung Zuken PDM Adapter zu PDM-Fremdsystemen decken die gesamte statische Produktstruktur der Elektronikentwicklung ab. Darüber hinaus enthält DS-2 eine optionale Prozessoptimierung für die Elektronikentwicklung. Damit kann Zuken seinen Kunden eine rundum vollständig integrierte Entwicklungsumgebung anbie- ten.

Die Investition in ein wegweisendes neues Produktdesign hat sich gelohnt: Fujitsu Siemens Computers erhält für seine Business-Notebooks der ESPRIMO Mobile-Serie sowie für den jüngst im Markt eingeführten ESPRIMO MA – ein Tablet-PC speziell für den Gesundheitssektor – einen iF product design award 2009.

Mit dem drahtlosen Betreiben kleiner mobiler Elektronikgeräte, egal ob mit oder ohne Akku, kündigt sich so etwas wie eine neue Revolution in der Elektro- und Elektronikindustrie an, die hinter anderen wie WLAN und Bluetooth nicht zurücksteht. Verbunden ist damit sozusagen auch eine neue persönliche Freiheit der Geräteträger, denn sie werden in der Nutzung der Geräte unabhängiger als bisher. Die Entwickler und Konstrukteure der für das drahtlose Aufladen oder Betreiben in Frage kommenden Geräte müssen sich jetzt Gedanken machen, wie sie ihre neuen Produkte schaltungsseitig als auch konstruktiv für den neuen Trend hoffähig machen.

CADSTAR von Zuken ist vielen Entwicklern und Designern als ein leistungsfähiges Leiterplattendesign-Tool bekannt. In der jüngsten Release CADSTAR 11 baute das Unternehmen die technischen Möglichkeiten und Fähigkeiten des Tools weiter aus und spricht großzügig von einer Revolution im Leiterplatten- design. Nachfolgend werden die wichtigsten Veränderungen beziehungsweise Erweiterungen im neuen Tool beschrieben.

Der Designer wird in CADSTAR über einen intuitiven Arbeitsablauf durch den Designprozess geführt. Das Tool verfügt über sämtliche Technologien, die für einen kompletten elektronischen Entwicklungsprozess in einer einzigen Umgebung erforderlich sind. In der Ende 2008 herausgegebenen Release CADSTAR 11 baut Zuken die technischen Möglichkeiten und Fähigkeiten des Tools weiter aus.

Das Thema Design for Production stößt nach wie vor auf sehr großes Interesse. Deshalb widmete die Schlafhorst Electronics AG ihre Kundenveranstaltung am 18. September 2008 diesem Thema und hatte damit großen Erfolg.

Manfred Tillmann, Vorstand der Schlafhorst Electronics AG, Mönchengladbach, informierte im Rahmen der Begrüßung über die Entwicklung der Firma zu einem der führenden EMS-Anbieter in Deutschland. Bereits vor 40 Jahren hat die Elektronik beim Spinnereimaschinenhersteller Schlafhorst Einzug gehalten, denn damals wurde damit begonnen, die Maschinen mit elektronischen Sensoren sowie Mess- und Regelungseinheiten auszustatten. Da die Spinnereimaschinen bzw. deren Umgebung besondere Forderungen wie Vibrationsbeständigkeit und Explosionsschutz an die Elektroniken stellen, war auch das Design for Production von Anfang an ein wichtiges Thema. Design for Production ist heute aufgrund der jahrelangen Erfahrung und des besonderen Know-hows z. B. im Bereich Leistungselektronik und Integration in Maschinen eine besondere Stärke der Schlafhorst Electronics AG. Diese ist aus dem früheren Schlafhorst Profitcenter Elektronik durch Management-Buy-Out im Jahr 1997 und Umfirmierung in eine AG im Jahr 2007 entstanden und als EMS-Dienstleister vor allem im Industriebereich tätig.

Am 7. Januar 2009 ist die Verordnung Nr. 1275/2008 der EG über die Festlegung von Ökodesignanforderungen an den Stromverbrauch elektrischer und elektronischer Haushalts- und Bürogeräte im Bereitschafts- und im Aus-Zustand (Standby) in Kraft getreten [1]. Dies ist die erste Maßnahme zur Umsetzung der Basis-Richtlinie Nr. 2005/32/EG über die Festlegung von Anforderungen an die umweltgerechte Gestaltung energiebetriebener Produkte (EuP- bzw. Ökodesignrichtlinie). Maßnahmen zu weiteren 18 Produktgruppen werden alsbald folgen.

Je höher die Anschlusszahl und -dichte der integrierten Schaltkreise ist, desto größer sind die Anforderungen an die Erstellung eines optimalen Leiterplattenlayouts. Insbesondere hochpolige BGA stellen an den Layouter hohe Designfähigkeiten. Je nach seinem Wissen und seiner Herangehensweise wächst oder fällt die Anzahl der für die Entflechtung erforderlichen Leiterplattenlagen – und damit auch der Fertigungspreis. In diesem Beitrag wird dieses anhand unterschiedlicher Routingmethoden der Leiterzüge demonstriert. // 

The higher the number of interconnections and population density of integrated circuits, the greater the demands on achieving optimum printed circuit board layout. In particular, BGAs with high pin counts, present a challenge to the layout designer. Depending on their experience and the approach adopted, a greater or smaller number of board layers will be specified in order to achieve a solution, and this will be reflected in the manufacturing price of the board. These concepts are here illustrated in terms of various routing methods and track patterns.

Fuba Printed Circuits GmbH meldet Insolvenz an

Qimonda trotz Rettungspaket in der Insolvenz

Professur für Dr.-Ing. Jens Müller

Rudolf Pleischl seit 50 Jahren bei Vierling

u.v.m.

Viele Jahre hat die Leiterplattenbranche unter ihrem Image innerhalb der Elektronik gelitten. Ein Zeitgenosse definierte einst die Reputation der Leiterplatte „irgendwo zwischen einer Büroklammer und einem Hefeteilchen!" Deshalb haben wir alle auch viele Jahre daran gearbeitet, dass aus einem „tumben" grünen Brett mit Leiterbahnen aus Epoxy, Glasfasern und Kupferfolie mehr wird.

Versuche gab es viele, aber nur wenige waren so bahnbrechend wie jetzt die Embedded-Technologie. Mitte der Neunziger wagte sich Motorola mit Flip Chip auf organischen Substraten (Leiterplatte) für seine anspruchsvollsten Mobiltelefone vor und übersprang gleich eine Entwicklungsstufe, die CSP-Bauform.

Einigen Weintrinkern schmeckt ja dieser zuckersüße und aus mit Grauschimmelfäule befallenen Trauben hergestellte Wein. Dieses ,traubenartige' Getränk ist wohl eher Geschmacksache und damit tolerierbar. Hingegen ist das ,traubenartige'‚ das ,graping'[2] im Lötbereich eher unerträglich. Das traubenartige Aussehen auf der Oberfläche einiger mit Lotpaste entstandener Lötstellen, wird inzwischen häufiger bemerkt. Jedoch sind dem Aussehen viel mehr Artikel gewidmet als der Auswirkung auf die Haltbarkeit der Lötstelle.

Mehr als 400 Aussteller zeigten im Oktober unter diesem Motto in Dresden den über 5000 Fachbesuchern aus über 60 Ländern auf der bedeutendsten europäischen Halbleiterkonferenz und Messe Semicon 2015 Technologien, Materialien und Equipment sowie bedeutende Innovationen aus europäischen Forschungseinrichtungen. Nicht nur die einzelnen Tagungen mit ihren Vorträgen und Präsentationen, sondern darüber hinaus auch in Initiativen wie Science Park, Fraunhofer Demo Day, die Hightech Venture Days, das Innovation Village und die Innovation Conference sollten den Austausch zwischen Forschung und Entwicklung, den Anwendern, den Unternehmen und Gründern als auch potentiellen Investoren und Kunden fördern. Wie seit nunmehr fünf Jahren fand die Plastic Electronics Conference mit ihren Themen zur Organischen Halbleitertechnik und Elektronik im Rahmen der Semicon statt.

Lange Zeit wurde in der Fertigung versucht, die Wettbewerbsfähigkeit durch ,Offshoring', also durch die Produktionsverlagerung in Länder mit niedrigen Lohnkosten, zu steigern. EMS-Unternehmen sorgten dafür, dass der Offshore-Transfer weiter Auftrieb erhielt, indem sie weitere Möglichkeiten der Kosteneinsparung durch Load balancing (Strukturausgleich) boten. Der Markt für Leiterplatten-basierte Elektronikprodukte hat sich inzwischen jedoch stark gewandelt. Die früheren Vorteile des Offshoring sind heute nicht mehr in dem Maß gegeben und die Nachteile gewinnen immer mehr an Bedeutung, da die Offshore-Fertigung die Bedürfnisse des Marktes nicht mehr erfüllen kann.

8. DVS/GMM-Tagung ,Elektronische Baugruppen und Leiterplatten – EBL 2016'

Termine 2015

Termine 2016

DVS-Merkblätter zur Mikroverbindungstechnik

Power electronics for energy transmission systems have increased demands on power modules. Especially the installed ceramic circuit boards such as DBC (Direct Bond Copper) or AMB (active metal brazed) substrates will have to isolate high voltages (HV) beyond 10 kV in the future and must withstand thousands of thermo-mechanical loads over the typical 40 years lifetime of such systems. One promising approach to fulfill these requirements is to increase the lifetime of such substrates by appropriate coatings. This work focusses on coating materials and their application, considering a high volume production. Therefore different coating materials and application technologies were selected, applied, and evaluated. Further tests regarding a possible influence on the bending behavior of DBCs or on further process steps show auspicious results. Successive publications will show the positive influence of the coatings on the resistance against thermal cycling and on the insulation strength of DBCs.// 

Der Einsatz von Leistungselektronik in Systemen zur elektrischen Energieerzeugung und ?übertragung stellt erhöhte Anforderungen an Leistungsmodule. Insbesondere die in Leistungsmodulen eingesetzten keramischen Schaltungsträger, wie bspw. DCB (Direct Copper Bonded)- oder auch AMB (active metal brazed)-Substrate, müssen in naher Zukunft Hochspannungen über 10 kV elektrisch isolieren können und zudem Tausenden von thermischen Lastwechseln über die typische Lebensdauer von 40 Jahren standhalten. Eine erfolgsversprechende Herangehensweise diesen Anforderungen gerecht zu werden, ist die Lebensdauer solcher Substrate mittels geeigneten Beschichtungen zu erhöhen. Diese Arbeit konzentriert sich daher auf dafür einsetzbare Beschichtungsmaterialien und serientaugliche Beschichtungsverfahren. Verschiedene Materialien sowie Beschichtungsverfahren wurden dafür ausgewählt, angewendet und anschließend bewertet. Weiterführende Tests zur Feststellung des Einflusses der Beschichtungen auf die Durchbiegung der Substrate sowie auf weiterführende Prozessschritte zeigen vielversprechende Ergebnisse. Nachfolgende Publikationen werden zudem den positiven Einfluss der Beschichtungen auf die thermische Zyklenfestigkeit sowie auf die elektrische Spannungsfestigkeit der Substrate zeigen.

Die fortwährende Weiterentwicklung von Halbleiterbauelementen, die hohe Spannungen sperren, stellt große Anforderungen an die Isolationskomponenten in Leistungsmodulen, um hohe Lebensdauer und Zuverlässigkeit zu garantieren. Teilentladung (PD), verursacht durch hohe elektrische Feldstärken in Leistungsmodulen, ist ein Schlüssel-Degradations-mechanismus des elektrischen Isoliermaterials. In dieser Arbeit wird der Einfluss des Designs von DCB-Substraten auf die Teilentladungseinsatzspannung (PDIV) durch elektrische Feldsimulationen und phasenaufgelöste Teilentladungsmessungen (PRPD) untersucht. Das Ziel war den Einfluss des Metallisierungsabstandes zum Rand der Keramik zwischen oberseitiger und unterseitiger Metallisierung der DCB-Substrate auf die PDIV zu zeigen. Alle Messungen wurden mit einer leitenden Grundplatte unter den DCB-Proben für realistische Bedingungen, wie in Standard Leistungsmodulen, durchgeführt. Sowohl die Simulationen als auch die Versuche zeigen, dass die PDIV durch einen geeigneten Abstand der Metallisierungen zueinander erhöht wird. // 

The ongoing development in semiconductor devices blocking high voltages sets high demands to the insulation in power modules to further ensure high lifetime and reliability. Partial discharge that is due to high electric field strength is one key degradation mechanism of the insulation materials in modules. In this work the influence of the design on the partial discharge inception voltage is studied. The investigation was done by simulation of the electric field strength as well as by phase resolved partial discharge measurements. The objective was to analyze the effect of the relative distance of the upper and the lower metallization to the rim of the ceramic insulation on the partial discharge inception voltage. All measurements were carried out with a conductive baseplate on which the direct bonded copper ceramic samples were placed to create realistic conditions like in standard modules. Either in the simulations as well as in the measurements it is shown that an adapted relative distance of the metallization increases the partial discharge inception voltage.

Workshop Visions to Products – MID and Beyond

3D-MID, die Nachfrage steigt weiterhin

MID-Kalender 2016

Ansprechpartner und Adressen

Bereits zum 15. Mal hat die Göpel electronic GmbH Ende September 2015 das Anwender- und Interessententreffen zur optischen Inspektion von Elektronikbaugruppen veranstaltet. Wie in den Vorjahren wurden am ersten Tag Fachvorträge und am zweiten Tag Workshops geboten. In diesem Jahr wurden insbesondere die Möglich- keiten der Fehlerdetektion und die Bedienbarkeit der Systeme erörtert.