Festvortrag von Prof. Dr. Wahlster anlässlich der Leiterplattenfachtagung

Sonderkonditionen für ZVEI-Mitglieder zu Elektronikmessen in China und USA

Componex/electronicIndia an neuem Veranstaltungsort

DIHK-Umfrage: Exporthoffnungen schwinden

Statistischer Bericht 2002/2003 erschienen

ZVEI-Services GmbH – Aktuelle Seminartermine 2003

Termine des Fachverbandes Bauelemente der Elektronik, des VdL und des EITI

Halbleitermarkt in Deutschland – Juli 2003

HDF, eine Weiterentwicklung der Tsunami-Flutungstechnologie, sorgt für eine zuverlässige Reinigung und Durchmetallisierung bei Leiterplatten mit Laser- und konventionell gebohrten Micro- und Blind Vias.

Die Elektronik-Technologie erlebte in den ver- gangenen Jahren eine Verdichtung ungeahnten Ausmaßes. Die High-Density-Integration (HDI) führt in unserer Industrie zu einem enormen Anstieg der Anzahl von Mikrobohrungen und Sacklöchern. Dieser Trend erfordert eine erhebliche Verbesse- rung der Reinigungs- und Metallisierungs-Technologien.

Ein Verfahren zur Herstellung von chemisch Zinn Oberflächen wird unter der Bezeichnung „MacDermid MACStan HSR" seit mehr als 3 Jahren vertrieben und wurde auf mindestens 500 000 m2 Leiterplatten ohne wesentliche Probleme einge- setzt. Ausgehend von den theoretischen Grund- lagen der chemisch Zinn-Abscheidung (Teil 1) beschreibt der Aufsatz im Teil 2 den Verfahrensablauf und das Verhalten von chemisch Zinn Schichten während der Lagerung und des Lötprozesses. //

An electroless tin deposition process known as “MacDermid MACStan HSR” has now been on the market for more than three years. In this period of time at least 500,000 m2 of printed circuit boards have been produced without significant problems. Starting out from the theoretical basics of electroless tin deposition (Part 1), Part 2 deals with the process sequence and the properties of the deposit in terms of storage and solderability.

Das European Institute of Printed Circuits (EIPC) hat am 23. Juli ein Technologieseminar mit dem Thema „Lösung der schwierigsten Registrationsprobleme bei der Leiterplattenfertigung" angeboten. Durchgeführt wurde es bei INBOARD, Karlsruhe. Mit über 50 Teilnehmern war das Seminar deutlich besser besucht als erwartet. Dies zeigt den Bedarf an derartigen Veranstaltungen.

Nach der Begrüßung durch Paul Waldner, Präsi- dent des EIPCs, der die gesamte Veranstaltung leitete, berichtete Bernd Günther, INBOARD, über die Toleranzen der SIMOV Leiterplatten mit ein- gebetteten Bauteilen. Zunächst stellte er das SIMOV-Verfahren (Siemens Mehrschicht-Oberflächenverdrahtung) vor, das durch gelaserte Microvias, integrierte passive Bauelemente und mehrfache Verpressungen charakterisiert ist (PLUS 3/2000, S. 391). Dann legte er die Vorzüge von LDS (Laser Direct Structuring) und PHD (Partial High Density) dar (PLUS 3/2000, S. 395). Die derzeitigen Fertigungstoleranzen sind in Tab. 1 zusammengefasst.

Als Metallresist eingesetzte Reinzinnschichten kön- nen in Verbindung mit alkalilöslichen Resisten zu Ätzfehlern führen. Untersucht werden diese in Abhängigkeit vom Leiterplattenlayout und der Zinnschichtdicke. Durch geeignete Stripppara- meter lassen sich die Ätzfehler reduzieren und bei Einsatz alkanolaminhaltiger Stripper ganz ver- meiden. // 

When metallic resists of pure tin are used in conjunction with alkali-soluble organic resists, etch defects can occur. These have been studied as a function of printed circuit board layout and thickness of the tin layer. By using carefully selected stripping conditions, the incidence of etch defects is greatly reduced, and where alkanolamine containing strippers are used, can be completely eliminated.

Gute Quartalszahlen bestärken das Unternehmen in seiner globalen Strategie

Im 1. Quartal des laufenden Geschäftsjahres (April bis Juni) konnte die AT&S ihren Umsatz im Vergleich zum Vorjahreszeitraum um 17 % von 62,7 Mio. € auf 73,7 Mio. € steigern; in gleichem Verhältnis konnte das Ergebnis aufgestockt wer- den. Finanzvorstand Dr. Harald Sommerer unterstrich, dass diese ausgezeichnete Performance trotz des enormen Preisdrucks erreicht wurde, der auf der Branche lastet sowie des momentan in der Summe für das Unternehmen ungünstigen Dollarkurses. Darüber hinaus wird das Ergebnis weiter- hin durch Anlaufkosten des Werkes in China be- lastet sowie vom Werk in Klagenfurt, das von der AIK übernommen wurde und zum Kompe- tenzzentrum für den Automotiv-Sektor ausgebaut wird. Erwartet wird, dass der Break even in China im kommenden Jahr und in Klagenfurt im lau- fenden Quartal erreicht wird.

Leiterplatten Importe Machen andere das Geschäft, auch wenn der Markt wieder wächst?

Auf 55 % des deutschen Leiterplattenmarktes oder satte 747 Mio.€bei einem Marktvolumen von 1,346 Mrd. € sind die Importe im letzten Jahr gestiegen. 54 % Importrate oder 932 Mio. € waren es im Leiterplatten-Spitzenjahr 2001 mit einem Markt von 1,709 Mrd. € und 49 % Import- rate in 2000. Vorbei sind die Zeiten, als Deutsch- land ein Leiterplatten-Nettoexporteur mit einem Außenhandels-Überschuss war. Sehen wir hier mit jährlich steigenden Importraten das schleichende Ausbluten des Produktionsstandortes Deutschland bzw. Europa? Begonnen hatte alles in beschei- denen Größenordnungen Anfang der 80er Jahre als findige Süd- länder zunächst aus Italien, dann Spanien den deutschen Verkäufern das Leben schwer machten. Die Einkäufer der großen OEMs freuten sich, denn die Preislatte der LP-Hersteller von jenseits der Alpen lag deutlich niedriger und eignete sich hervorragend, um die Preise für alle Anbieter deutlich nach unten zu montieren. Später machte dann das englische Pfund unter Margret Thatcher einen fast 25 % Sprung im Außenwert nach unten und Kollegen u. a. in Schottenröcken überrollten Europas größten LP-Markt Deutschland. Wieder purzelten die Preise deutlich.

Die WEEE-Richtlinie der EU fordert den Einsatz bleifreier Elektronikprodukte ab Juli 2006. Als Alternative zur Verzinnung von Steckverbindern mit erhöhten Anforderungen aus Zinn-Blei-Elektrolyten wird ein bleifreier Zinnelektrolyt auf Organosulfatbasis vorgestellt, mit dem gut lötbare und selbst über Kupfersubstraten ausgesprochen whiskerresistente Schichten abgeschieden werden. Ihr Glanz entspricht dem von Zinn-Blei-Schichten.// 

The WEEE Directive from the EU requires electronic products to be lead-free with effect from July 2006. As an alternative to tin-lead plating of connectors with demanding specifications, this article describes a lead-free pure tin electrolyte based on an organo-sulphate system from which whisker-resistant deposits with good solderability can be achieved, even on to copper substrates. The tin deposits are bright and comparable in appearance to bright tin-lead deposits.

Neue Verbandsmitglieder

FED-Veranstaltungskalender

Aus dem Verbandsleben

Die FED-Geschäftsstelle teilt mit

Fachliteratur

Neue IPC-Dokumente

Die Sicherstellung der Signalintegrität auf impedanzkontrollierten Leiterplatten kann durch die Berücksichtigung der Testmethode beim Design wesentlich vereinfacht werden. Nachfolgend wer- den die unterschiedlichen Testmethoden und ihre Auswirkungen auf das Design vorgestellt. // 

Maintaining signal integrity on impedance con- trolled PCBs is easier when the design accounts for the test mehtod. The following article describes the various test methods and their implications on the design.

Vom 16. bis 18. Juni 2003 fand in Regensburg das 4. Jisso International Council (JIC) Meeting statt. Gastgeber war Infineon. Obwohl Jisso in der deutschen Elektronik-Fachwelt so gut wie unbekannt ist, ruhen auf ihm doch viele Hoffnungen seitens der weltweiten Elektronikindustrie. Jisso ist eine gemeinsame Organisation zwischen JEDEC/IPC, USA, und JEITA, Japan. JEDEC ist ein weltweit agierender Fachverband der Halbleiterhersteller mit Sitz in den USA. Der amerika- nische IPC als weltweit agierender Fachverband der Elektronikindustrie ist in Deutschland schon recht bekannt. JEITA (Japan Electronics and Information Technology Industries Association) ist der größte japanische Fachverband der Elektronikindustrie. Infineon als Halbleiterhersteller arbeitet über JEDEC bei Jisso mit.

In Form eines Roundtable-Gesprächs informierte Mentor Graphics am 15. Juli 2003 in München über Neuigkeiten, darunter PADS Suites und TeamPCB, zwei neue und hochinteressante Produkte für das Leiterplattendesign.

Mentor Graphics will die Führerschaft auf allen Gebieten ausbauen

Über neue Produkte sowie, warum Mentor Graphics für das Leiterplattendesign die erste Adresse ist, informierten David Wiens, Director of PADS Marketing, und John Isaac, Director Market Deve- lopment, die beide bei der System Design Divi- sion der Mentor Graphics Corporation, Longmont, Colorado, USA, tätig sind.

Nachrichten // Verschiedenes 

Panasonic Automotive Systems und Omicron NanoTechnology nutzen ARTiSAN Real-time Studio

DEK und PacTech bündeln ihre Kräfte für das High-Volume-Wafer-Bumping

Greule mit doppelter Führung

EKRA und Speedline Technologies, Inc. einigten sich über Patente

Henry Brickenkamp neuer Geschäftsführer von HARTING Automotive

DYCONEX äußerst erfolgreich

Wechsel in der Geschäftsführung von Rohde & Schwarz

Toshiba USA Ende 2003 mit teilweise bleifreiem Bauelementesortiment

TMT Trading liefert kleberloses Flex-Basismaterial, Chemikalien zur Leiterplattenherstellung sowie fotosensible Lacke von Electra Polymers

BRADY und ZESTRON® – Labelbeständigkeit in Reinigungsprozessen

Direct Imaging System mit DPSS-Laser von Orbotech

Cisco erzielt 3,6 Mrd. US$ Jahresgewinn

Verschläft Großbritannien den Übergang auf bleifreie Lote?

LHMT und TMT Trading schließen Vermarktungsvertrag

Handymarkt legt stark zu

Tin Technology verkündete Umzug in neue Gebäude und Gründung von Soldertec Global

Neue Aufsichtsräte bei VOGT electronic

Mania Technologie AG vertieft die Geschäfts- beziehung zur Olitec Enterprise Corporation

Mentor Graphics erhält die Auszeichnung „Ten Best Web Support Sites“

Weiterer Technischer Verkaufsberater bei TMT Trading

Valor schreibt wieder schwarze Zahlen

IPC-Studie mit Testergebnissen unterschiedlicher SnAgCu-Varianten

Neues FineLine-Vertriebsbüro in Baden-Württemberg

Schlafhorst Electronics mit „Best Practice“ beim Gesundheitsmanagement

Metcal stärkt seine Marktposition in Deutschland

Vantico wird Huntsman Advanced Materials

Personelle Änderungen bei ElectronicNetwork

Japans Elektronikindustrie powert Wirtschaft an

Halbleitermarkt wächst um 11,2 Prozent

Es ist doch verwunderlich, wie viel Saft aus einer weitgehend ausgepressten Zitrone noch herausge- quetscht werden kann. Dieser Eindruck drängt sich dem Beobachter auf, der die Entwicklung der Leiterplattentechnologie verfolgt. Sieht man einmal vom Laserbohren ab, dann wird die heutige Leiterplatten- herstellung von Technologien geprägt, die schon Jahrzehnte in Anwendung sind. Aufgrund der ständig steigenden Anforderungen an das Produkt gelten die Möglichkeiten vieler Techniken als ausgereizt und ihre Anwendung stößt an Grenzen, sichtbar an einem sich verengenden Produktionsfenster und an Yieldeinbußen. Dennoch schafft es die Branche immer wieder, nicht nur die Forderungen diverser Roadmaps zu erfüllen, es gelingt darüber hinaus, die Kosten zu senken und im Preisdumping mitzuhalten.

Am 11. und 12. Juni 2003 veranstalteten das Institute for Interconnecting and Packaging Electronic Cir- cuits (IPC) und die zur Tin Technology Ltd. gehörende Firma Soldertec in Brüssel, Belgien, eine inter- nationale Konferenz über Bleifrei-Elektronik. Es war die erste größere internationale Konferenz in Europa zu diesem Thema. Ziel der von über 200 Teilnehmern aus aller Welt besuchten Veranstaltung war, die Um- setzung der europäischen RoHS-Richtlinie zu diskutieren.

Strukturierte Metallisierung von Kunststoffen

Lasergestützte Verbindungstechnik für räumliche, spritzgegossene Schaltungsträger (3D-MID) für Gebrauchstemperaturen über 150 °C

MID-Kalender

Mit einem Packaging Tag, einer halbtägigen Vortragssitzung, und einem Festakt feierte das Fraunhofer Institut für Zuverlässigkeit und Mikrointegration (IZM), Berlin, am 3. Juni 2003 sein 10-jähriges Bestehen. Im Rahmen der Jubiläumsveranstaltung fanden zudem Führungen durch die Labore des IZM sowie eine Pressekonferenz statt.

In Friedrichshafen am Bodensee fand vom 23. - 25. Juni 2003 die 14. European Microelectronics and Packaging Conference and Exhibition (EMPC) mit dem Motto „get in touch with the future" statt. 370 Teilnehmer haben diese von IMAPS Deutschland organisierte Veranstaltung besucht, die 2 ein- geladene Plenumsvorträge, 18 Sitzungen mit jeweils mehreren, insgesamt 72 Fachvorträgen, 2 Poster- sitzungen und ein spezielles Halbtagesseminar über das Design und die Modellierung von LTCC-Multi- layern sowie ein ansprechendes Rahmenprogramm umfasste. Damit war die EMPC das bedeutendste Ereignis in Europa auf diesem Sektor in 2003.

Deutsche IMAPS Konferenz 13./14. Oktober 2003 in München

ELC-Meeting am 22. Juni 2003 in Friedrichshafen

EMPC 2003 – Rückblick in Bildern

EMPC 2003 in Zahlen

Kommende IMAPS-Veranstaltungen

Proceedings der 14th European Microelectronics and Packaging Conference

Internet-Auftritt von IMAPS Deutschland

Kontakte und Adressen des IMAPS-Vorstandes

Nikon's neue DS-5M ist mehr als nur ein digitaler Photoapparat

12 Millionen Pixel für die Mikroskopie: Bessere Empfindlichkeit und Geschwindigkeit

In-Line Baugruppen-Reinigung