Der Artikel beschreibt die innovative und im Vergleich zu herkömmlichen Galvanotechnologien ungewöhnliche Anlagen- und Verfahrenskonzeption OSCILINE und die daraus resultierenden Vorteile bei der Oberflächenbehandlung von Bauelementen für die elektronische und elektrotechnische Industrie. //
The article describes the innovatory OSCILINE unit and ist underlying principles. Vibratory units such as this are not often encountered in Metal Finishing establishments, and the benefits resulting from its use in surface treatment ofassembliesfor the electrical and electronics industries are reported.

FED-Veranstaltung zu hochdichten Baugruppen

Unter dem Titel „Konzepte und Erfahrungen deutscher Leiterplattenhersteller zu hochdichten Leiter- platten und Baugruppen (HDI-Technik)” hatte die FED-Regionalgruppe Berlin am 23. März dieses Jahres zu einem neuen Veranstaltungstyp eingeladen. Der möglicherweise etwas „schwere" Titel war bewußt gewählt worden, denn es sollte gezeigt werden, daß sich bezüglich Microvias nicht nur in Fernost, sondern auch in Deutschland bereits eine ganze Menge entwickelt.

Warum Mikroviatechnologie?

Die rasch fortschreitende Miniaturisierung von Schaltungen zur Reduzierung von Gewicht und Baugröße wie auch aus funktionellen Gründen (Steigerung der Verdrahtungsdichte durch komplexere Bauelemente, kurze Leitungslängen)
verlangt zunehmend neue Lösungen in der Leiterplattenkonstruktion und Produktion.
Die Verringerung der Leiterzugbreite ist hierfür ein relativ teuerer Weg, da er mit einer kostentreibenden Verringerung der Ausbeute einher geht. Eine hohe Verdrahtungsdichte läßt sich bei gegenüber Feinstleitertechnik reduziertem Ausbeuterisiko mit Mikrovias von etwa 100 gm bis 200 gm Durchmesser erzielen. Mittels zusätzlicher Feinstleitertechnik 75 gm kann die Verdrahtungsdichte in Zukunft immens gesteigert werden.

Die Zukunftstechnologie für Finish-Oberflächen


Als alternative Endoberfläche zum HAL-Prozeß für Schaltungen im Fine Pitch Bereich wird ein neues Verfahren auf chemisch Zinn-Basis vorgestellt. DODUSTAN® ergibt selbst bei Kupferkonzentrationen von 7g/l gut lötbare Zinnschichten. In Verbindung mit einer Kupferabreicherung kann das Bad sogar mit bis zu 15 gKupfer/l belastet werden. Verfahren, seine Umweltverträglichkeit und die Lötbarkeit der erhaltenen Oberflächen werden beschrieben. //
DODUSTAN® electroless tin is described as a new alternative to HALfor thefinal surface finish on fine-pitch printed circuit boards. Even at copper concentrations of 7gm/litre, DODUSTAN® provides tin surfaces with good solderability. In combination with a meansfor copper removal, it is evenpossible to operate the process at up to 15 gm/litre copper. Theprocess, its environmental implications and the solderability ofsurfacesformed, are all discussed.

Ausstellungskongreß der Superlative in Long Beach/Kalifornien -Teil 1

Die IPC Expo 99, die größte Leiterplattenfachausstellung Nordamerikas, fand in diesem Jahr vom 14. bis 18. März in Long Beach, Kalifornien/USA, statt. Im Vergleich zu 1998 wurde die Ausstellungsfläche um ca. 25 % erweitert. Trotz der limitierten Standgrößen der Aussteller war auch in diesem Jahr die gesamte Flächen ausgebucht. Neben der Ausstellung gab es wiederum eine große Zahl technischer Weiterbildungsveranstaltungen.
Mit ihren 15 ganztägigen Tutorials (Lernveranstaltungen), 30 halbtägigen Workshops und 68 technischen Vorträgen, dem Treffen von 80 technischen Arbeitsgruppen sowie der dreitägigen Ausstellung war die IPC Expo 99 ein voller Erfolg. Über 5000 Fachbesucher aus aller Welt trafen sich und zeigten die Wichtigkeit dieser Veranstaltung sowohl bei Leiterplattenherstellern wie bei Zulieferanten, Designern und OEMs. Fachbesucher, Aussteller und der Veranstalter, das IPC, waren mit der Ausstellung und den technischen und Management- Veranstaltungen sehr zufrieden.
Das Ziel der IPC Expo 1999, die Ausrichtung einer erstklassige Konferenz und Ausstellung, die eine kostengünstige Teilnahme ermöglicht, die einen gezielten Fokus auf die Leiterplattenindustrie hat und die
jedem Teilnehmer eine faire Chance im Bezug auf die Standgröße und die Teilnahme an den speziellen Veranstaltungen bietet, wurde auch in diesem Jahr wieder zur vollsten Zufriedenheit aller Teilnehmer erreicht. Im Jahr 2000 wird die Konferenz und Ausstellung vom 2. bis 6. April in San Diego stattfinden. Das San Diego Convention Center verfugt über eine größere Ausstellungsfläche und ist mit den Konferenzräumen ein sehr modernes Veranstaltungszentrum.
Schwerpunkt unserer Berichterstattung in diesem Heft ist die Ausstellung. Einen Überblick über den Kongreß sowie die Weiterbildungsveranstaltungen bringen wir in der nächsten Ausgabe.

Hausmesse der LUDY® Systemtechnik am 4. bis 6. März 1999

Wer heute in einen neuen Galvanikautomaten investieren möchte oder gezwungen ist, seine Anlage dem neuesten Stand der Technik anzupassen, der kommt bei der Evaluierung der möglichen Hersteller an der Firma LUDY® nicht vorbei. In den
letzten Jahren hat sich der pfälzische Hersteller von Galvanikautomaten für die Leiterplatten und Oberflächentechnik einen festen Platz am Markt erobert, nicht nur in Deutschland sondern auch im Ausland. Von 1995 bis 1998 konnte LUDY* Systemtechnik seinen Umsatz von 4 Mio. DM auf 15 Mio. DM steigern, adäquat erhöhte sich die Anzahl der Mitarbeiter von 20 auf 60. Sichtbares Zeichen für die Ausweitung des Geschäfts ist der Umzug der Firma in neue, eigene Räumlichkeiten in Pirmasens Ende vergangenen Jahres. Die Fertigstellung eines weiteren Großautomaten der Alpha-Reihe nahm LUDY® zum Anlaß, den neuen Standort, Struktur und Produktspektrum des Unternehmens der Branche im Rahmen einer dreitägigen Hausmesse vorzustellen.

Auch während der diesjährigen IPC Expo in Long Beach/Kalifornien waren Übernahmen und Aufkäufe das Tagesgespräch: der Kauf von Probot durch Mania, von atg durch Evrelt Charles sowie der Erwerb von LeaRomal und diejüngste Aquisition von Morton International durch den Rohm and Haas-Konzem, zu dem bereits Shipley gehört Schätzungsweise wurde unter den Verkaufs- und Marketingleuten dieser Unternehmen viel diskutiert. Morton und Probot waren auf der diesjährigen Messe noch mit eigenen Ständen vertreten. Im nächsten Jahr werden diese Namen fehlen; es ist sehr schwierig, vorauszusagen, wie die Situation in der Branche im nächsten Jahr aussehen wird.

Es wird immer wieder die Frage gestellt, ob und wann ein Test mit Fingertestern oder mit einem Universaltester durchgeführt werden soll. Wenn wir die reine „Testbarkeit” einer Leiterplatte unberücksichtigt lassen und annehmen, daß mit einem Universaltester die Prüflinge gleichermaßen getestet werden können, so bleibt die Kostenfrage.

Erfordernisse und Möglichkeiten - ein Überblick für Kunden

Zum zweiten Mal lud der Berliner Leiterplattenhersteller hmp HEIDENHAIN-MICROPRINT Kunden und Interessenten des Verkaufsgebietes Süddeutschland und Schweiz Ende März zu einem Leiterplatten-Workshop ein. Wie schon zur ersten Veranstaltung vor zwei Jahren war das Interesse sehr groß und der Tagungsraum in Donaueschingen gut gefüllt. 35 Gäste folgten den Ausführungen über die „Trends in der Leiterplattentechnologie - High Density Interconnections”.

Während in den vergangenen 15 Jahren der Leiterplattenpreis kontinuierlich zurückging, stiegen die Kosten für den elektrischen Test von nahezu Null auf 4,3 Yoder Gesamtkosten. Die steigende Komplexität der Schaltungen weist der elektrische Prüfung eine Schlüsselfunktion im Herstellungsprozeß zu. Die vorhandenen Testtechnologien sind jedoch technisch ausgereizt, so daß neue Testprinzipien entwickelt werden müssen, ln einer von Dr. Christopher Voucher verfaßten Prismark-Studie werden die Situation auf dem Testsektor und sichtbare Lösungen beschrieben.

In der Baugruppenfertigung werden in immer größerem Umfang Area Array Packaging - Technologien wie BGA, Flip Chip u.v.a. eingesetzt. Zusätzlich wird auch die Struktur von Leiterplatten immer komplexer, es wird insbesondere immer stärker 3- dimensional strukturiert. Volumeninspektion und 3D-Analyse werden daher in Zukunft wichtiger werden.
Die Weiterentwicklung der 2D Mikrofokus-Röntgentechnologie, die neue p-3D Visualiser- Röntgentechnologie erlaubt Volumeninspektion und 3D- Analyse und überwindet außerdem Schwächen der herkömmlichen Röntgen-Laminografte. Der vorliegende Beitrag möchte die These stützen, daß Mikro- fokus-Röntgentechnologie im Vergleich zu optischen Inspektionsmethoden oder auch zur Ultra- schall-Inspektion an Bedeutung zunehmen wird.

Neugestaltung der Währungssituation: Der EURO
KfW-Förderprogramme für das Jahr 2000
electronica 2000
PG Umwelt berichtet: Biostoffverordnung seit 01. April 1999 in Kraft
Erfolgreiche Bildungsreise des VdL zur IPC-Expo und zu Leiterplatten-Herstellern in Kalifornien
European PCB Convention (EPC) 1999 zusammen mit der Productronica
Aus dem VdL und seinen Gremien
Von Rechts wegen

Erfolgreiches OTTI-Technologie-Kolleg in der IHK Passau

Mit dem Design einer Leiterplatte werden die Layoutdaten des Boards und damit wesentliche Schritte des Fertigungsprozesses und dessen Kosten festgelegt. Um so wichtiger ist ein innovatives Her- angehen an die Designaufgabe und die frühzeitige Zusammenarbeit aller am Entstehungs- und Produktionsprozeß beteiligten Unternehmen.

IBIS Summit Meeting in München

Parallel zur DATE99 fand am 09.März 1999 im Astron Hotel in München ein internationales Symposium zu IBIS (I/O Buffer Interface Specificaton) statt. Das IBIS Summit Meeting wurde von Mentor Graphics, INCASES und High Design Technology (HDT) gesponsert. Über 42 Personen von 19 Organisationen nahmen teil. Viele von ihnen sind schon Anwender von IBIS-Modellen.

Im International Congress Center München der Neuen Messe München fand vom 9. bis 12. März 1999 die DATE99 statt. DATE (Design, Automation and Test in Europe) ist die einzige Veranstaltung in Europa, die alles vom ASIC- über das IC- bis hin zum System-Design und -Test einschließlich Leiterplatte und EMV abdeckt. Es überraschte deshalb nicht sehr, daß ein Zuwachs der Ausstellung um 25 Prozent gegenüber der ersten Veranstaltung in Paris zu verzeichnen war. Geboten wurden parallel zur Ausstellung ein vielfältiges Konferenzprogramm mit über 120 Beiträgen, zahlreiche Tutorien, Soft- ware-Test-Trainings, ein PCB Symposium und eine Podiumsdiskussion der Geschäftsführer der weltweit führenden EDA-System-Anbieter. Nachfolgend berichten wir ausschließlich über eine Auswahl aus
dem Bereich Leiterplatte.

Dieser Beitrag beschreibt den praktischen Ablauf der Arbeiten zur Realisierung einer konkreten hochdichten Baugruppe unter Einsatz der Microvia- Technologie. Sein Ziel ist es, den Designern die vielfach noch vorhandenen Bedenken vor der Anwendung einer neuen Technologie zu nehmen und so mitzuhelfen, Barrieren für innovative und erfolgreiche Entwicklungen zu beseitigen. //
The report describes thepractical stages involved in the design of a specific high-density electronic assembly utilising microvia technology. The under lying aim is to embrace the numerous features which a designer might wish to incorporate, when first using this technology for thefirst time, and to assist the designer in removing as many obstacles as possible to a successful design implementation.

FED-Veranstaltungskalender
Aus dem Verbandsleben
Die Geschäftsstelle teilt mit...
Kurz informiert...
Normeninformationen/Literaturhinweise

Philips Award für DELO Industrieklebstoffe
Rede und Antwort zum Thema „Präzision“
Marktführerschaft in der Präzisionsreinigung auch 1998 ausgebaut
Neue ICT-Niederlassung
APEX-
Neues Forum für die Baugruppenmontage
Valor mit 30 Prozent Ertragswachstum
Managementpreis für BuS
CIMATEC geht gut gerüstet ins Jahr 2000
Veränderungen im Valor Management
IMST: ein Spezialist für HF-Design und HF-Modulfertigung
Christoph Stoppok neuer Geschäftsführer des ZVEI-Fachverbandes
Bauelemente der Elektronik
Engagement auf dem amerikanischen Markt
Berliner Umweltpreis 1999 für Conti Leiterplatten
Neue LPinfos der Lackwerke Peters

Die Leiterplattenindustrie steht an der Schwelle zum neuen Jahrtausend vor gewaltigen technischen Herausforderungen. Noch nie wurde mit größerem Nachdruck die Kluft zwischen Anforderung und Vermögen herausgestellt. Keine Veröffentlichung oder Vortrag verzichtet im Vorspann auf die Darstellung explodierender I/O-Anschlüsse oder Verfeinerung der Strukturen und verweist auf die Technology Roadmaps der führenden OEMs, in denen die Konsequenzen der Halbleiterintegration für die Systemebene Leiterplatte festgeschrieben sind. Die Fertigungsbereiche innerhalb der Herstellungskette stellen sich diesen
„challenges” indes mit unterschiedlichem Erfolg.


Zu den wichtigsten und interessantesten Normen, die der amerikanische Fachverband IPC bisher herausgebracht hat, gehört die reich und bunt illustrierte IPC-A-610B. Sie enthält auf 140 Seiten A4 eine textliche Zusammenstellung von Qualitäts-Abnahmebedingungen für elektronische Baugruppen, die visuell durch viele mehrfarbige Prinzipdarstellungen und Fotos untermauert werden. In diesem Beitrag wird der inhaltliche Aufbau der Norm zusammenfassend vorgestellt. Anhand eines ausgewählten Inhaltspunktes erhält der Leser einen Eindruck, welche Art von Informationen und Hinweisen der Nutzer erwarten kann. Dabei ist von besonderem Interesse, daß der Fachverband Elektronik-Design e. V. die Norm Anfang 1999 in die deutsche Sprache übersetzt hat.