Der Umweltgedanke und gesetzliche Vorgaben veranlaßten die Photo Print Electronic GmbH, in ihrer neuen Micro Via-Fabrik im Elsaß organisch belastete Abwässer biologisch zu reinigen. Das Konzept der Abwasseraußereitung wird dargestellt. Die bisherigen Erfahrungen im Produktionsbetrieb zeigen, daß eine biologische Klärstufe eine effektive Absenkung des CSB-Wertes in organisch belasteten Abwässern der Leiterplattenfertigung ermöglicht.//
Bothfor environmental reasons and with legislative requirements very much in mind, Photo Print Electro- nic GmbH decided that the effluent treatment plant at their new microvia plant in Alsace would use biolo- gical methods to handle effluent with heavy organic content. The basic principles of the plant are outlined. Experiences with the newplant to date suggest that a biological treatment stage allows a substantial reduction in the C.O.D levels of effluent with heavy organic loadings, typically found in the PCB industry.

Durch den Einsatz der Reverse Pulse Plating Technologie (RPP) wird die Streukraft Oberfläche - Bohrung von Kupferelektrolyten sowohl beim Pattern als auch Panel Plating beträchtlich verbessert. Höhere Stromdichten sind einsetzbar, so daß erhebliche Kapazitätsgewinne in der Galvanik erzielt werden können. Im Vergleich zur bisherigen Gleichstromabscheidung werden die Vorteile dargestellt.//
Use of Reverse Pulse Plating (RPP) results in greatly improved throwing power from a copper plating electrolyte, as between board surface and hole walls, with similar improvements in both pattern and panel plating. Higher current densities may be used thereby significantly increasing throughput in the plating stages. These advantages are set out, in comparison with conventional DC electrodeposition.

Durch den Einsatz der Reverse Pulse Plating Technologie (RPP) wird die Streukraft Oberfläche - Bohrung von Kupferelektrolyten sowohl beim Pattern als auch Panel Plating beträchtlich verbessert. Höhere Stromdichten sind einsetzbar, so daß erhebliche Kapazitätsgewinne in der Galvanik erzielt werden können. Im Vergleich zur bisherigen Gleichstromabscheidung werden die Vorteile dargestellt. //
Use of Reverse Pulse Plating (RPP) results in greatly improved throwing power from a copper plating electrolyte, as between board surface and hole walls, with similar improvements in both pattern and panel plating. Higher current densities may be used thereby significantly increasing throughput in the plating stages. These advantages are set out, in comparison with conventional DC electrodeposition.

Neugestaltung der Währungssituation: Der EURO

Die DAC ist eine gelungene Kombination von Fachkongreß und Verkaufsausstellung. Sie ist die am besten besuchte Veranstaltung der gesamten Elektronikdesignindustrie und lockt Entwicklungsingenieure, Designer und Design-Manager aus der ganzen Welt an. Alle EDA-Firmen nehmen dieses Ereignis sehr wichtig und stimmen ihre Entwicklungen und Markteinführungspläne sowie ihre Vertriebs- und Marketing-Aktivitäten darauf ab.

Für den Designer ist seine CAD-Sofiware das wichtigste alltägliche Arbeitsmittel. Mit ihrer Hilfe versucht er, Arbeitsaufträge recht unterschiedlicher Art und Schwierigkeit möglichst termin-, qualitäts- und kostengerecht zu erfüllen. Die CAD-Werkzeuge sind wesentlicher Bestandteil seiner beruflichen Existenz und entscheidender Faktor in der Beschaffung der finanziellen Lebensgrundlagen, ln seiner beruflichen Arbeit hängt der Designer sehr stark von seinem ausgewählten Softwareanbieter ab. Mit Sorge betrachtet mancher von ihnen deshalb die zunehmenden Turbulenzen und Entwicklungen auf dem EDA-Markt. Fernab der Welt der bunten Prospekte der EDA-Anbieter mit ihren vollmundigen und vollautomatischen Sensationen, die ihm als Kunden allerhand versprechen, sitzt er dann da und hat ein anderes Bild vom Alltag und der vielgelobten Partnerschaft zwischen Mensch und Maschine oder zwischen Mensch und Software.
Exemplarisch für dieses Problem und die Sorgen, mit denen sich die Anwender und Anwenderinnen von CAD- und CAM-Software belastet fühlen, ist ein nachfolgender „Briefwechsel", der im e-mail-Forum des Fachverbandes Elektronik-Design e. V. stattfand und fast ungekürzt wiedergegeben wird. Bei den ausgetauschten Ansichten und Argumenten handelt es sich nicht nur um die Befindlichkeiten von Einzelpersonen, vielmehr sind die Sorgen allgemeiner Natur und nicht an die Unternehmen gebunden. Die Firmenbezeichnungen sind deshalb im nachfolgenden Text durch ein X, Y oder Z ersetzt worden.

Windung und Verwölbung von Leiterplatten ist ein viel diskutiertes Thema, das mit wachsender Schaltungsdichte immer bedeutender wird. Das Problem hat Querschnittscharakter und tangiert sowohl den Leiterplattenhersteller als auch den Leiterplattenbestücker. Gleichzeitig kann es vom Designer wesentlich beeinflußt werden. In mehreren Folgen soll die Problematik behandelt und gezeigt werden, welche Hürden zu überwinden sind, um zu einemfertigungsgerechten Layout zu gelangen. Sie sollen weiterhin zum allgemeinen Verständnis der Faktoren, die zu Wölbung und Verwindung führen, beitragen. Der erste Teil befaßt sich mit den Ursachen und Formen.

Obwohl nur wenig größer als ein Chip, lassen sich CSPs mit gegenwärtig verwendeten SMT- Prozessen verarbeiten. Getrieben von der großen Nachfrage nach mobilen Consumerprodukten wird ihr Einsatz wird stark ansteigen. Der Artikel gibt eine Übersicht über die bekannten CSP- Kategorien und ihre Anwendung. Auf lange Sicht werden flexible Interposer den Markt dominieren. Im Aufwind sind CSPs auf Waferebene, vor allem wenn sie als IPDs integrierte passive Bauelemente enthalten.//
Although they are only slightly larger than a chip, CSPs can be used with currently employed SMT processes. Driven by the strong demandfor port- able consumer appliances, a strong growth in the use of these devices can be confidently predicted. Thearticleprovides an overviewofthe various ca- tegoriesofCSPandtheirapplications. Inthelonger term, flexible interposers can be expected to domi- nate this market. CSP’s are unquestionably in a growth mode, most of all when they incorporate passive components as IPD 's.

Neue Verbandsmitglieder
FED-Veranstaltungskalender
Aus dem Verbandsleben
Die Geschäftsstelle teilt mit... 

Kurz informiert... 

Normeninformationen
Literaturhinweise

ppe Pulversheim; MicroVia-Leiterplatten-Fertigung seit Juli ’99 ISO 9001 zertifiziert
VDI/VDE-Schulungsblätter für die Leiterplattentechnik
Leiterplattenfertigung von Siemens Karlsruhe verselbständigt
Tom Dammrich verläßt das IPC
Kooperation zwischen
ERNI und ITT Industries, Cannon
Schweizer Electronic AG:
1. Halbjahr 1999 unbefriedigend
Robert Bosch GmbH
wählt ppe zum „Lieferanten des Jahres“
Ruwel-Journal -
ein modernes Unternehmen präsentiert sich
Georg Bürkner 60 Jahre
Dietmar Harting wird 60 Jahre
Kooperation zwischen
GTL KNÖDEL und MAURER &THOMA
Flextronics startet das Geschäftsjahr 2000 mit Rekordergebnis
ISOware-Tools für die Qualitätssicherung

Da wurde im Juli ein moderner Pulse Plating-Automat in feierlicher Form an den Auftraggeber übergeben, ein freudiges Ereignis für alle Beteiligten Leiterplattenhersteller, Chemielieferant und Anlagenbauer. Höchst bemerkenswert waren nicht nur die technischen Details der Anlage - Sie können übrigens auf den Seiten 1293 bis 1295 dieses Heftes darüber nachlesen - sondern auch die Tatsache, daß das Management einiger bedeutender Wettbewerber zu- gegen war. Noch vor einigen Jahren wäre es undenkbar gewesen, daß ein Anlagenhersteller potentielle Konkurrenten zu einer solchen
Übergabe einlädt und diese im Anschluß noch durch die gesamte Fertigung des gastgebenden Leiterplattenherstellers geführt werden.

Der Beuth-Verlag informierte über neue Serviceangebote in Zusammenarbeit mit DIN. Im Internet kann der Nutzer unter www.beuth.de nach aktuellen Dokumenten (DIN, ISO, VDl, SNV) und nach den Titeln des gesamten Programmes von Beuth recherchieren. Auch ist es möglich, kurz die Gültigkeit einer Norm zu überprüfen. Falls ein Folgedokument existiert, wird darauf aufmerksam gemacht.

Deutsche IMAPS-Konferenz – Programm
Werbung auf CD-ROM
Mitgliederversammlung
von IMAPS-Deutschland e.V
Kontakte und Adressen des Vorstands

Seminar im ZVE-Technologie-Forum Oberpfaffenhofen

Für dieses Thema des gut besuchten Seminars waren zwei aktuelle Problematiken die Hauptanlässe. Erstens die Anforderungen an Elektronikbaugruppen für Dauereinsatztemperaturen mit mehr als 80 °C, z. B. zur Erfüllung zukünftiger Forderungen der Automobilelektronik und zweitens das zu er- wartende Verbot von bleihaltigen Loten in der Fertigung von Elektronikbaugruppen.

5. GUS-Tagung im Hotel Ambassador, Ingolstadt

Die Tagung wurde am 16./17. Juni 1999 in Ingolstadt durchgeführt. Die Gesellschaft für Umweltsimulation (GUS) erfuhr dabei Unterstützung vom Fachverband Elektronik-Design (FED), der Gesellschaft für Korrosionsschutz (GfKORR), der Technischen Universität München, Lehrstuhl für Werkstoffe im Maschinenbau (TUM, WM) und der Dr. 0. K. Wack Chemie GmbH, Ingolstadt.

Die Helmut Beyers GmbH, Hersteller von hoch- wertigen Markisen- und Rolladensteuerungen mit Unternehmenssitz in Mönchengladbach am linken Niederrhein, bietet seinen Kunden kompetente Leiterplattenlohnbestückung mit breitem technischen Hintergrund. Zu den angebotenen Dienstleistungen zählen die maschinelle Bestückung und Lötung von SMD und konventionellen, bedrahteten Bauelementen, die Materialbeschaffung sowie die kundenspezifische Produktion kompletter Geräte einschließlich lieh eines Funktionstests. Für fast jedes Produkt steht das optimale Fertigungsverfahren und die geeignete Maschine zur Verfiigung. 
//
Messrs Helmut Beyers GmbH, manufacturers of high-quality sun awning- and roller blind control gear, based in Mönchengladbach, on the left bank of the Rhine, also offers its customers a highly proficient printed circuit board contract assembly service, backed by a broad technical experience. Among the facilities available within this service, can be mentioned automated component mounting and soldering of SMD and conventionally wired boards, full material procurement services as well as production of com- plete customer-specific instruments. Functional testing of .suchproducts is also offered. For virtually any product, the most suitable manufacturing process and the equipment required, are available

Seminar im OTTI Technologie-Kolleg in Würzburg

Das unter der Leitung und Moderation von Dipl.- Phys. W. J. Maiwald, BUS-Elektronik, Riesa, mit ähnlichen Themenvorgaben bereits zum elften Mal durchgeführte, erfolgreiche Seminar fand diesmal vom 18. bis 19. Mai 1999 im Tagungszentrum Festung Marienberg in Würzburg statt.

Die Abkürzung MID steht für Molded Interconnect Device. Ein MID läßt sich am besten definieren als ein Kunststoffprodukt, das mit einem oder mehreren Metallmustern versehen ist. Da dies eine sehr allgemeine Definition ist, ist in Abbildung 1 ein Beispiel gezeigt.

Das Wafer Bumping, das Versehen von Halbleiterchips im Wafer mit lötbaren und/oder mit für Klebeverbindungen geeigneten Anschlüssen gewinnt immer mehr an Bedeutung. Es ist die Voraussetzung für eine Montage von IC als Flipchip. Der Flipchip- Anteil und damit auch das Wafer Bumping sollen nach den Prognosen führender Marktforschungsinstitute in den nächsten Jahren stark wachsen. ln Europa konzentrieren sich die Flipchip-Anwendungen in erster Linie auf Smart Cards und Smart Labels so- wie auf die Automobilelektronik; alles Anwendungen, die kostengünstige Verfahren erfordern. Daneben finden sich zunehmend CSP-Anwendungen.

Teil 1

1973 wurde die Entwicklung des ersten serienreifen Mikroprozessors durch die Firma Intel bekanntgegeben, welche weltbewegend war. Es wurde ein Prozeß in Gang gesetzt, der die Zeit neu definierte, weil Technologiemärkte entstanden, die es bisher nicht gab.
Es handelte sich um Produkte, die den Geist der Menschen herausfordern und dem technischen Siebdruck auf dem Sektor Fein-Pitch- und Hybridfertigung einen ungeheuren Aufschwung gebracht haben.